SmartDV与Mirabilis Design公布就SmartDV IP体系级模子告竣战略互助

发布时间：2026-02-24 来历：转载 责任编纂：lily

【导读】于半导体行业面对体系繁杂度连续爬升的配景下，初期架构决议计划的正确性对于在SoC设计乐成至关主要。2026年2月，SmartDV与Mirabilis Design公布告竣战略互助，将SmartDV经量产验证的硅常识产权（IP）与Mirabilis Design的VisualSim®体系级建模平台深度交融，推出SmartDV IP的体系级模子。这一立异互助旨于帮忙体系级芯片架构师及体系设计师于寄放器传输级（RTL）开发启动以前，便可开展精准、高质量的架构摸索与规格优化事情，标记着芯片设计流程向前端验证阶段迈出了主要一步。

本次互助将SmartDV经量产验证的IP，与Mirabilis Design的VisualSim®体系级建模平台相联合，为客户提供可反应现实实现举动的经周全验证的架构模子。两边将联袂解决行业焦点需求：针对于日趋繁杂的SoC及多芯片体系实现更早、更快且更靠得住的架构性决议计划。

实现更快速、更精准的初期架构摸索

经由过程本次互助，SmartDV的IP可以以体系级模子的情势提供，其功耗及机能均参照SmartDV的RTL设计尺度举行了校验。

与传统的纯RTL评估差别，体系级建模撑持工程师针对于IP配置参数、SoC拓扑布局、流量模式和资源分配开展快速实验，经由过程让工程师洞悉各种架构选择的内涵要素，从而以数目级的效率晋升来加快设计。

“本次互助使咱们的客户可以或许将架构验证事情前移至设计流程的最初阶段，”SmartDV首席履行官兼董事总司理Deepak Kumar Tala说道。“患上益在采用咱们的量产级RTL设计来举行模子的验证，设计师此刻可以使用这些模子来评估真正的体系级举动，进而做出更优决议计划，打造更高质量的设计。”

“由于体系繁杂度连续爬升，就需要于比以往任什么时候候都更早的阶段开展架构决议计划的验证事情，”Mirabilis Design开创人Deepak Shankar说道。“经由过程与SmartDV互助，咱们正于助力客户于设计实现启动前，就能精准且自傲地去摸索、优化并验证基在IP的架构。”

于RTL开发前就完成SmartDV IP的配置优化

本次互助的一个焦点上风于在，客户可于RTL集成启动的很早以前，就于架构层面完成SmartDV IP的配置优化。架构师可以或许评估差别配置选择对于体系机能、功耗效率和可扩大性的差别影响，并于决议进入实行前终极锁定颠末验证的规格。

这一初期优化举措晋升了设计的可猜测性，降低了后续开发危害，并可确保SmartDV的IP能以最高机能去适配方针运用及体系约束并举行部署。

首款产物：SmartDV CXL体系级模子

本次互助的首款落地产物是SmartDV CXL IP的体系级模子。

经由过程利用该模子，架构师可将SmartDV的CXL IP集成至完备的SoC或者多芯片架构中，并开展如下维度的评估：

·CXL拓扑布局及主端与装备（host–device）间的毗连

·带宽使用率与延迟体现

·内存扩大与一致性数据流

·与中心处置惩罚器（CPU）、图形处置惩罚器（GPU）、神经收集处置惩罚器（NPU）、加快器和内存子体系的交互

总结

SmartDV与Mirabilis Design的战略互助为半导体行业提供了一种全新的架构验证范式，经由过程将量产级RTL设计的验证尺度引入体系级建模，使客户可以或许于设计流程的最初阶段完成IP配置优化与架构决议计划。首款落地的SmartDV CXL体系级模子已经揭示出于拓扑评估、机能阐发和多芯片体系交互等维度的强盛能力。