【导读】跟着AI从云端年夜模子逐渐向边沿装备、呆板人及智能终端迁徙，芯片设计正于进入越发繁杂的体系级竞争阶段。对于在具身呆板人、智能驾驶、AI眼镜等新兴运用而言，芯片不仅需要更高算力，同时还有要统筹低功耗、及时性、安全性及成本，这也让定制化SoC方案迎来新的成长时机。

2026年WAIC时期，于芯原主理的“RISC-V及物理智能论坛”上，芯原股分履行副总裁、定制芯片平台事业部总司理汪志伟分享了芯原于RISC-V、端侧AI以和具身呆板人芯片范畴的结构。

从IP授权到定制芯片

芯原股分今朝重要营业包括半导体IP授权及一站式芯片定礼服务。汪志伟先容，最近几年来，公司于IP授权及定制芯片营业方面连结不变增加，今朝已经经形成笼罩数字、模仿、数模混淆、射频等范畴的完备IP系统。

芯原拥有全世界领先的IP组合，包括六年夜类处置惩罚器IP，以和跨越1700个模仿、数模混淆及射频IP，笼罩从成熟工艺到进步前辈工艺的多个晶圆制造节点。

今朝，芯原已经经成为全世界第二年夜数字IP供给商，同时也是全世界第四年夜全栈芯片定礼服务提供商。于AI计较范畴，芯原NPU累计出货量已经经跨越2.5亿颗，产物笼罩从嵌入式端侧AI到数据中央等多个场景。

经由过程自身处置惩罚器IP、NPU IP、模仿数模混淆IP平台，芯原正于打造面向智能驾驶及具身呆板人的体系级芯片设计平台。

具身呆板人鞭策定制芯片需求增加

汪志伟认为，人形呆板人及具身呆板人素质上是繁杂体系工程，需要同时具有“年夜脑”“小脑”及运动履行机构。此中，年夜脑卖力繁杂AI推理及决议计划；小脑卖力及时节制及运动协调；肢系统统则触及年夜量传感器、机电及履行机构。

是以，具身呆板人对于在芯片提出了“既要又要还有要”：既需要高机能，又需要低功耗，同时还有需要具有较低成本。

这类需求与传统通用芯片存于必然抵牾，是以越发合适采用定制化SoC方案。

芯原基在自身IP平台，已经经打造面向主动驾驶及具身呆板人的体系级芯片设计平台。该平台撑持整合第三方IP，同时集成片上彀络（NoC）、CPU、NPU、安全模块等体系组件，并撑持功效安全设计，帮忙客户满意ISO功效安全认证要求。

RISC-V进入智能驾驶与呆板人芯片架构

今朝，市场上的很多具身呆板人企业正于采用主动驾驶芯片作为呆板人计较平台。缘故原由于在，高机能主动驾驶芯片与呆板人于计较需求上具备较强共性，都需要处置惩罚年夜量传感器数据，并完成及时感知、决议计划及节制。

芯原已经经帮忙客户实现主动驾驶芯片量产，而且部门芯片方案正于被进一步运用在人形呆板人产物。于这一历程中，RISC-V也最先阐扬主要作用。

汪志伟暗示，除了了卖力通用计较的高机能CPU以外，RISC-V还有可以运用在ISP、NPU等模块内部，用在使命调理及节制。

此外，RISC-V于功效安全岛（Safety Island）范畴也具备运用价值。功效安全岛素质上是一个自力运行的安全MCU体系，需要具有高及时性及高靠得住性，既可以采用Arm架构，也能够采用RISC-V架构。

因为智能驾驶及具身呆板人都触及人与呆板之间的交互，是以对于及时性及功效安全提出了更高要求。

芯原于平台设计历程中开发了年夜量自立功效安全IP，并经由过程软件及硬件协同方式，帮忙客户完成安全认证及产物落地。

打造软硬件一体化平台

除了了芯片设计能力，芯原也于连续完美软件生态。今朝，公司已经经开发主动驾驶软件平台，撑持车道线检测、多方针检测等AI算法，并已经经于真实车辆情况中完成验证。

芯原拥有颠末革新的测试车辆，可于上海张江高科技园区举行主动驾驶测试。同时，公司正于扩大座舱相干运用能力，为客户提供从芯片验证阶段到量产阶段的软件撑持。

于端侧AI范畴，芯原可以提供差别层级的软件方案，包括AI算法、驱动、SDK以和完备的软件开发情况。

结构Chiplet架构

跟着智能驾驶及具身呆板人向年夜模子标的目的成长，算力需求连续增加。汪志伟暗示，下一代智能汽车及呆板人平台需要进一步冲破传统SoC架构限定，是以芯原正于摸索基在Chiplet的体系级设计方案。

今朝，公司已经经开发UCIe接口，并完成多工艺节点测试芯片验证，相干技能已经经被客户现实SoC产物采用。

针对于差别市场需求，芯原也提供差别算力等级的芯片方案：高机能主动驾驶及呆板人平台凡是采用7nm、5nm甚至4nm进步前辈工艺；夸大成本节制的产物，则可以采用12nm、8nm等成熟工艺。

于呆板人范畴，芯原已经经帮忙客户进入多个头部扫地呆板人产物供给链。

RISC-V鞭策中低端呆板人普和

除了了高算力呆板人平台，芯原也存眷年夜量中低端呆板人市场。汪志伟先容，2025年芯原AI相干收入占比已经经到达64%，此中基在RISC-V的AI SoC平台阐扬了主要作用。

该平台最初面向AI平板等低功耗多媒体装备，但其摄像头撑持、视频编解码能力以和AI计较能力，与10TOPS至20TOPS级另外呆板人运用高度匹配。

今朝，已经有美国客户规划采用这一基在RISC-V的AI SoC方案，用在扫地呆板人、割草呆板人等中低端呆板人产物。

这种装备凡是不需要繁杂Android体系，Linux便可满意需求，是以RISC-V具有较好的适配上风。同时，该平台联合必然范围NPU算力，可以满意端侧AI推理需求。

RISC-V已经经进入手机影像及AI眼镜

除了了呆板人范畴，芯原基在RISC-V的AI芯片也已经经进入消费电子市场。此中，第一代基在RISC-V AI ISP的芯片已经经于6nm工艺实现量产，并完成客户软件SDK交付。该芯片集成36TOPS AI算力，并搭载两颗RISC-V CPU焦点，此中采用芯原N900及N310处置惩罚器IP，高机能焦点采用N900。该方案重要用在晋升手机影像能力，包括计较摄影、视频加强等运用。

此外，于AI/AR眼镜范畴，芯原也推出了超低功耗SoC平台。早于三年前，公司已经经帮忙Google设计AI/AR眼镜芯片，其时重点解决低功耗问题，经由过程优化SoC架构，使更多功效可以或许运行于片上SRAM中。跟着AI模子不停成长，芯原也于针对于Google Ge妹妹a 270M等轻量化模子举行优化，使其越发合适AI眼镜等穿着装备。

深切互助开源AI生态

芯原持久介入开源AI生态设置装备摆设，并与Google互助开发Coral NPU。两边结合推出的第一代Open Se Cura芯片已经经完成流片。

今朝，芯原还有正于与互助伙伴推进下一代基在RISC-V边沿AI的Kelvin V2项目，笼罩从IP、软件到设计验证的完备流程。

此外，芯原已经经推出头具名向端侧及边沿推理的AIGC平台，可以或许满意推理、练习以和通讯需求。

公司开发的VSDP虚拟软件开发平台，也撑持RISC-V CPU，可帮忙客户提早举行软件开发，实现芯片设计流程前移。

面向将来结构Chiplet及进步前辈封装

于芯片制造以外，进步前辈封装正于成为下一代计较架构的主要支撑。芯原今朝已经经结构多种封装技能，并连续推进面板级封装（Panel Level Packaging）研发。

比拟传统圆形晶圆封装，面板级封装采用更年夜面积的平面制造方式，可以降低封装成本，同时晋升Chiplet集成效率。

跟着AI芯片、呆板人芯片及高机能计较芯片对于体系集成需求不停晋升，进步前辈封装将成为将来芯片设计的主要构成部门。

汪志伟暗示，RISC-V正于成为端侧AI、智能汽车及具身呆板人等新兴范畴的主要技能选择。经由过程开放架构、定制化SoC以和软硬件协同设计，芯原但愿帮忙更多客户实现下一代智能终端及呆板人产物落地。